本篇文章内容宇芯电子主要先容关于SRAM芯片中敏捷放大器的类型以及设计。

如图1 所示为几种基本敏捷放大器的结构。差分放大器因其具有抗干扰能力强、电压摆幅大、偏置电路简朴和线性度高的优点,多用在CMOS 存储器读出放大单元的设计中,如SRAM、DRAM 等。交叉耦合型敏捷放大器具有速率快的特点。

如图(b)所示,交叉耦合放大电路中,由PMOS 管组成的交叉耦合对是由差分结构中的电流镜替换而成的,相对于差分电路而言,正反馈的结构能加速读取速率,然而由于其中的正反馈,使得它容易由于器件尺寸的不匹配而被锁存在一个错误的状态。锁存型敏捷放大器显示在当CMOS 反相器处在它的过渡区时将显示出很高的增益。此时NMOS 和PMOS 管都导通,功耗较大,同时位线负载限制了它的速率。以是该结构一样平常不应用于SRAM 中。

图1 几种基本敏捷放大器的结构

为了在设计中既能提高存储单元的读取速率,又能增大信号的摆幅,在设计中,我们接纳了差分与交叉耦合级联结构。

新型结构敏捷放大器的设计头脑
高性能敏捷放大器应对位线电压转变感应敏捷, 当其转变跨越10% 时就应输出译码电路选中的存储单元内的值, 同时要求抗干扰能力强, 功耗小。通例的CMOS交叉耦合敏捷放大器对信号的上拉作用强, 下拉作用弱, 无论在电路响应速率、增益照样在输出摆幅上都难以达到要求;而差分结构的敏捷放大电路的直流功耗是相当大的,这些都限制了SRAM 总体性能的提高。

在已有的sram芯片改善方案的基础上, 设计中给出了一种如图1所示的改善后的敏捷放大器电路结构。该电路在设计上接纳时钟控制的敏捷放大器,它仅仅在激活的时刻发生功耗,然则需要一个时序控制链以便在准确的时间激活。而且接纳两级串联结构。第一级接纳交叉耦合结构,便于提高响应速率, 第二级接纳差分结构,便于提高增益,抗干扰能力强(共模信号的抑制作用较大)。 两级之间的事情通过buffer控制。